2010年11月15日

【新製品発表】大規模SoC(*1)における最適解探索･検証システムSoC Meister(*2)

エイシップ・ソリューションズ社(*3)は、高集積システムLSI向けの最適アーキテクチャ探索・検証用ツールを発表した。設計の最上流でシステムレベルの仕様が定まると続いてアーキテクチャの実装設計に進むが、アーキテクチャレベルでの実装方式は多数存在し、それぞれの応用製品によって最適な解は異なる。これまでの設計では、最適と思われるアーキテクチャをエンジニアが勘と経験に基づいて、独自の判断で候補を選定し、シミュレーションによって性能や消費電力の評価を行い、最適な実装方式を決定している。

同社のシステムでは、SystemCのTLM(*5)記述で、カスタム・ハードウェア、IP、ソフトウェアなど、実装方法に依存しない並行動作を行うProcess(プロセス)レベルの機能ブロックとそれらのデータ転送の依存関係をChannel(チャネル)を経由したモデルで一意に表現してシステムレベルでプロファイリング(*6)を行う。このプロファイリング結果を用いて性能の評価を行うことにより、従来のRTLシミュレーションによる評価方式に比べ2,000倍(同社比)の高速評価が可能になった。

システムレベル記述からは、システムの仕様を満たす膨大な数のアーキテクチャ候補が生成されるが、SoC Meister では、独自のアルゴリズムを用いて爆発的に増加する探索木の枝刈りを行い、不要な解を削減した上で、残るすべての解を評価し、効率良く最適解の候補を探索する。設計者が制約条件を加えることでさらに探索時間を短くすることもできる。

このシステムを使用することにより、人手でのアーキテクチャ設計の結果を他のアーキテクチャ候補と比較することにより、人手での設計結果が最適かどうかを確認することができる。また、再設計や新規設計では、バス構造の最適化が行えるだけでなく、個々の機能モジュールをカスタム・ハードウェアで実装すべきか、ハードウェアIPで実装すべきか、ソフトウェア処理すべきか、などの判断が容易になる。

最適解の判断は評価関数を用いて、実装面積、処理速度、消費電力の3つの方向から検証できる。これによりシステムレベルの記述から製品の機能と性能のニーズに応じた最適解を探索することができる。ハードウェアIPやソフトウェアIPなどの従来の設計資産も容易にライブラリ・データ・ベース化できるため、既存のシステムとの整合性が高く、動作合成システムや他の検証系、シミュレータなどとの連携が容易である。

ET2010 (IPパビリオン-001)において技術プレゼンと製品展示を行う。評価希望に対応中。

●SoC Meisterの詳細は以下よりご覧ください。
http://www.asip-solutions.com/contents/soc_meister.html

用語の解説

*3 エイシップ・ソリューションズ株式会社

2005年4月6日設立、大阪大学大学院今井研究グループのプロセッサ合成システムと応用プログラム開発ツール自動生成の研究成果に基づき、TLO(*7)を通してASIP Meisterを開発、発表、各種組み込み用プロセッサ・コアIPを設計開発。　http://www.asip-solutions.com
本社: 大阪市中央区本町2-3-8 三甲大阪本町ビル6階、大阪大学吹田キャンパスにR&Dセンター、資本金2,810万円。

このページに掲載されているプレスリリースその他の情報は、発表日現在の情報であり、時間の経過または様々な後発事象によって変更される可能性がありますので、あらかじめご了承ください。